【先进封装助力摩尔定律延续】

摩尔定律的主要内容是：当价格保持不变时，集成电路上可容纳的晶体管数量每18-24个月就会增加一倍，即：处理器的性能大约每两年就会增加一倍，而价格将下降到以前的一半。

2015年以来，先进集成电路制造工艺发展放缓，7纳米、5纳米、3纳米工艺量产进度落后于预期。 随着台积电宣布突破2nm制程技术，集成电路制程技术已接近物理尺寸极限； 与此同时，芯片设计成本也在迅速增加。 以主流应用时期先进工艺节点的设计成本为例，工艺节点为28nm时，单芯片设计成本约为4100万美元，工艺节点为7nm时，设计成本增至2.22亿美元。

为了有效降低成本、进一步提升芯片性能、丰富芯片功能，各领先厂商都在竞相探索先进封装技术。 先进封装技术作为提高连接密度、提高系统集成度和小型化的重要手段，在单芯片向更高端工艺推进的难度大幅增加的情况下，承担起了延续摩尔定律的重要任务。

如今，除了单芯片封装的演进，多芯片集成、2.5D/3D堆叠等技术也成为现阶段先进封装的主流技术路径。 特别是对于大规模集成电路，封装技术应运而生并发挥了重要作用。

【先进封装成为AI芯片供应瓶颈，扩产势头强劲】

继计算力、存储力之后，AI芯片封装的“密封力”也受到关注。 过去，AIGPU供应紧缺，主要瓶颈是CoWoS封装。 在以英伟达为首的AI芯片巨头需求带动下，先进半导体封装需求不断上升，扩产蓄势待发。

据台湾媒体近日援引机构声明称，自6月下旬开始推动台积电向OSAT合作伙伴发出硅中介层载板产能要求，同时推动联华电子在2024年扩大硅中介层载板产能。此外，Amkor和近期一直在与CoWoS设备供应商进行密集谈判，这可能意味着他们将扩大生产。

由于AI领域需求不断增长，、、AMD正在争夺台积电的CoWoS产能。 由于英伟达和台积电都低估了市场对数据中心GPU的需求，现有的封装设备已经无法满足他们。 为此，后者还紧急订购了新的封装设备，预计将扩大2.5D封装产能40%以上，以满足不断增长的需求。

据 The Elec 报道， 正在寻求增加 HBM3 和 2.5D 封装供应商，并已开始与三星等公司进行谈判。

【芯片显现集成优势，市场空间巨大】

Chip Let俗称“芯片”或“小芯片组”。 通过将原本集成在同一个SoC中的各个组件拆解，将它们独立地划分为多个具有特定功能的Chip Let。 它们分别制造后，通过先进的封装技术相互互连，最终集成封装成系统芯片。 Chip Let可以将一个大芯片拆解设计成多个相同工艺的小芯片，或者将其拆解成多个不同工艺的小芯片。 是一种芯片级IP集成和复用技术。 其模块化集成方式可以有效提高芯片开发速度，降低研发成本和芯片开发门槛。

与传统SoC相比，在设计成本、良率、制造成本、设计灵活性等方面都具有明显优势。

在高性能计算、AI等巨大的计算需求下，芯片的性能正在快速提升，芯片中的晶体管数量也在快速增加，导致芯片面积不断增大。 对于晶圆制造工艺来说，芯片面积越大，工艺良率越低。 利用的方法，可以将一个大芯片拆解，分成几个小芯片。 单颗芯片的面积减小，故障点落在单个小芯片上的概率就会大大降低，从而提高制造良率。

由于核心颗粒可以自主设计和组装，制造商可以根据自己的需求选择不同类型、不同规格、不同供应商的核心颗粒进行组合，大大提高了芯片设计的灵活性和定制化程度； 制造商可以依靠预定的芯片工具箱来设计新产品，缩短芯片的上市时间。

2022年3月，Intel、AMD、Arm、高通、三星、台积电、日月光、Cloud、Meta、微软等全球领先芯片厂商联合成立UCIe联盟，旨在建立统一的die-to-die互连标准，推动Chip Let模式的应用发展。 目前，联盟成员中已有80多家半导体企业，并且越来越多的企业开始研发Chip Let相关产品。 UCIe对于解决的标准化具有划时代的意义，标志着产业化的开始。

我国首个国产技术标准《小芯片接口总线技术要求》于2022年12月发布。该标准有利于产业标准化和发展，为赋能集成电路产业打破先进制造工艺的束缚，提升我国集成电路产业综合竞争力，加快产业进程发展提供指导和支撑。

据统计，基于的半导体器件销售收入2020年仅为33亿美元，2022年将超过100亿美元，预计2023年将超过250亿美元，2024年将超过505亿美元，年复合增长率高达98%。 超过 30% 的 SiP 封装将使用芯片 () 来优化成本、性能和上市时间。 MPU占据了的大部分应用场景。 Omdia预计，2024年用于MPU的Chip Let将占Chip Let总市场规模的43%左右。

【IC领先制造及封测厂加大Chip Let布局】

随着Chip Let技术的发展，Chip Let产业链的各个环节逐渐完善，即由Chip Let系统级设计、EDA/IP、芯片、制造、封装测试组成的完整的Chip Let生态链。 从产业链逻辑来看，芯片设计和封装处于链条的中心，与后端系统应用紧密相连，而晶圆厂则处于前端，成为芯片提供商的生产环节。

目前，全球封装技术主要由台积电、三星、英特尔等公司主导，以2.5和3D封装为主。 2.5D封装技术非常成熟，广泛应用于FPGA、CPU、GPU等芯片。 是目前架构产品的主要封装方案。 3D封装可以帮助实现3D IC，即裸片之间的堆叠和高密度互连，从而可以提供更灵活的设计选择。 不过，3D封装的技术难度更大。 目前，英特尔和台积电主要掌握3D封装技术并将其商业化。

Chip Let被认为是我国与国外差距较小的先进封装技术。 有望引领中国半导体产业在后摩尔时代实现质的突破。 因此，中国半导体企业紧跟行业趋势，正在走向芯片研发之路。 我国三大封测企业长电科技、通富微电子和华天科技正在积极布局Chip Let技术，目前已具备Chip Let量产能力。

长电科技针对推出的高密度多维异构集成技术平台XDFOI™可实现该技术，实现性能与成本的双重优势。 重点应用领域为FPGA、CPU/GPU等高性能计算、AI、5G、自动驾驶、智能医疗等。

华天科技已量产Chip Let产品，主要应用于5G通信、医疗等领域。 华天科技掌握SiP、FC、TSV、Fan-Out、WLP、3D等先进封装技术。 华天科技建立了三维晶圆级封装平台——3D，由TSV、eSiFo（Fan-out）、3D SIP三种封装技术组成。

参考资料：安信证券-集成电路产业：先进制造工艺接近物理极限，算力需求芯片迎来发展黄金期-.pdf

民生证券-半导体行业深度：算力时代来临，先进封装大放异彩-.pdf